微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > capture cis 能不能进行verilog仿真

capture cis 能不能进行verilog仿真

时间:10-02 整理:3721RD 点击:
capture  cis 能不能进行verilog仿真
在capture,我写了个verilog程序,想系统的仿一下,发现只有nc vhdl,没有verilog
高手指导下阿
按照手册,总出错,提示
Error: Failed to invoke "ncvlog -cdslib E:\AllegroPSpice\CPLDtest\Indesign\cds.lib -hdlvar E:\AllegroPSpice\CPLDtest\Indesign\hdl.var  -Append_log -logfile E:\ALLEGROPSPICE\CPLDtest\Indesign\Detail.log -message  E:\AllegroPSpice\CPLDtest\Indesign\v" as a child process.
::系统找不到指定的文件。

需要nc-verilog吧

如果在capture中不能进行verilog仿真,那么创建verilog还有其他作用么,谢谢解答,nv-verilog,需要另外的仿真器?capture自己不能仿起来?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top