微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 大家进来看看,帮个忙好吗?

大家进来看看,帮个忙好吗?

时间:10-02 整理:3721RD 点击:
---- Photoplot outline rectangle not found ... using drawing extents
Results from parameter file ...
    DEVICE-TYPE           GERBER_RS274X
    OUTPUT-UNITS          INCHES
    FILM-SIZE             2400000 1600000
    FORMAT                2.5
    ABORT-ON-ERROR        NO
    SCALE                 1
    SUPPRESS-LEAD-ZEROES  YES
    SUPPRESS-TRAIL-ZEROES NO
    SUPPRESS-EQUAL        NO
    UNDEF-APT-CONT        NO
================================================================
     PROCESSING FILM < POWER >
     TO FILE < E:/test-layer4/test-layer4/testpcb/POWER.art > ...
================================================================
  FILM PARAMETERS :
  ---------------------------------------------------------
  Undefined line width                6.0
  Mirror code                         NONE
  Rotate angle                        NONE
  Offset x:                           0.0
  Offset y:                           0.0
  Plot negative                       YES
  Suppress unconnected internal pads  NO
    ERROR:  Layer polarity of class ETCH subclass POWER does not
              match film polarity of Negative.  DRC may be unreliable.
    WARNING: 0 width line found at (0.0 0.0)
           ... using undefined line width of 6.0
    ERROR: aborting film - Shape with first seg=(10.1 10.1) [layer=POWER]
has a void with extents [(5474.7 106.1) (5724.9 256.3)] that touches
another shape with first seg=(10.1 10.1). Manually resolve problem.
    ERROR: aborting film - artwork will not be generated!
Error in POWER--halting output.  Artwork file not generated.
*** ERROR with POWER

------------------------------------------------------
SUMMARY:
    *** ERROR with POWER
ARTWORK Error

问题在这里:ERROR: aborting film - Shape with first seg=(10.1 10.1) [layer=POWER]
! W- A: `. p' C: K1 G. [EDA设计师论坛 has a void with extents [(5474.7 106.1) (5724.9 256.3)] that touches
8 ]6 m- C: {: T4 j$ q5 h  w6 XEDA设计师论坛 another shape with first seg=(10.1 10.1). Manually resolve problem.
你看一下是否有挖掉的铜,修一下边试试

你的check动作做完没

我也出现这个问题,找不到原因。

呵呵,解决了

power层有两个bound连接到一起了,去掉一个再重新画上一个应该就可以了,注意两个bound不要连接在一起。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top