微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 导网络表出的问题,特急!

导网络表出的问题,特急!

时间:10-02 整理:3721RD 点击:
详细情况请见附件 ,哪位大侠 指点一下


网络表已经生成,但是在导入allegro的时候就出问题了,不知道是怎么回事?

很明显,你的原理图的SOT23的管教定义是1,2,3,但ALLEGRO中sot23的管教定义是E,B,C,只是肯定不行的,要就全部是1,2,3,要就全部是E,B,C

这种人是不是该踢出去

感谢3楼,按照你说的已经好了,谢谢啦1

高手还是慢慢学习变来的啊!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top