微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 一个Allegro画封装的问题,请大家帮忙!

一个Allegro画封装的问题,请大家帮忙!

时间:10-02 整理:3721RD 点击:
初学ALLEGRO问一个问题:
做封装的时候,焊盘都放置好了,接下来就是:
1、画元件限制区域(Place_Bound_Top),在做封装的时候一定要画Place_Bound_Top(Place_Grid_Top)区域吗?PADS里面没有要求。
2、画Silkscreen_Top这个明白。
3、画安装区域(Assembly_Detail),在做封装的时候一定要画这个吗?PADS中这点也没有要求!
4、在添加RefDes时分别要在Silkscreen_Top和Assembly_Top加上,Assembly_Top的RefDes一定要加吗?

做一个元件封装只需要
1.Silkscreen_Top(丝印)
2.Silkscreen_Top的RefDes和Value(元件位号和属性)
3.Place_Bound_Top(元件高度和区域)

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top