微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > TMS320C6455 ddr布线问题

TMS320C6455 ddr布线问题

时间:10-02 整理:3721RD 点击:
我现在正在画一个TMS320C6455的板子,带两个ddr,我用四层中间层的信号层进行布线,感觉按TI SPRAAA7E中的推荐规则进行布线很难布通,请教有做过6455的各位大侠如何布这个ddr。非常感谢!

DDR的线应该很顺才对,

6455引脚是顺序排列的,ddr不是,主要是地址线的等长比较难搞定

刚刚用三层信号层布通了,累死了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top