微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > help:差分对中并联器件的处理

help:差分对中并联器件的处理

时间:10-02 整理:3721RD 点击:


图中R7为差分对的并联电阻,提取拓扑时,怎样处理掉啊?对R7做哪些操作,才能将R7去除掉?
高手帮帮忙了!

可以试试点击Edit->properties  注意在Find窗口里面只选择Comps,然后选中R7器件,将SIGNAL_MODEL= 删除掉,这样R7不会被提取

其实可以把R7阻值设置得大一点
比如10M就OK了
没有必要删掉

楼上的能否解释的清楚点,为什么设大一点就行了呢?

先谢谢两位的回答,,二楼的没有模型就不能提取拓扑。  三楼的是说仿真时可以加大电阻值。
我是想建立差分对,然后设定规则。  希望高手继续解答!

那个并联电阻一般是用来做端接的吧?
LZ仿的是LVDS?

电路中有四队差分对(上图是其中一对),差分对之间相对走线长度不超过100mil,所以想提取拓扑结构,设立约束。 由于每对差分对之间有个电阻,所以无法单独提取拓扑!不知如何是好啊  

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top