微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 导出网络表错误,求解

导出网络表错误,求解

时间:10-02 整理:3721RD 点击:
Scanning netlist files ...
Loading... D:\Allegro_data\s3c6410-core\allegro/pstchip.dat
Loading... D:\Allegro_data\s3c6410-core\allegro/pstchip.dat
Loading... D:\Allegro_data\s3c6410-core\allegro/pstxprt.dat
Loading... D:\Allegro_data\s3c6410-core\allegro/pstxnet.dat
Error: Line 3504 in file D:\Allegro_data\s3c6410-cor
e\allegro/pstxnet.dat:
   Could not create new pin inst <logicalPinName>  
Detected in function: pstReadNodeSec
Error: Line 3504 in file D:\Allegro_data\s3c6410-core\allegro/pstxnet.dat:
   Error loading the net list file  
Detected in function: ddbLoadPstXFiles
#264 Error   [ALG0036] Unable to read logical netlist data.
这是为什么?是与封装有关吗?

我把这个芯片删除了,导出网络表就没有错误。

鬼知道你在说什么芯片

3# leavic
型号是:SEAM-20-02.0-SM-10-2-A 是个电源管理芯片


第一个错误是引起第二个错误的原因!
第一个错误是你的元件被修改过,但是被添加的引脚不合法,可能是重复或者没有更新造成的!

把你元件符号的所有非明显电源地引脚属性全部改为passive

感谢上面2位的提醒,我解决了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top