微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 检查网表

检查网表

时间:10-02 整理:3721RD 点击:
请问各位你们检查网表的么?
是不是在allegro里把网表导出来 然后在和原理图上一个一个的对比呢? 是否有简单一点的方法呢?
这两天看在查这个眼睛都查花了。 谢谢了!

为什么要检查呢?
把最新的原理图重新产生一下网表,重新导一下不就可以了?

有的公司是要把最后的原理图和brd FILE文件做比较的。

是的要做比较的 但是感觉用处不是很大啊 楼上有没有什么比较简便一点的方法..

为什么要检查呢?
Allegro导入网表是很严格的。我做了4年手机layout都没发现有问题。

主要是害怕信号名连接错位。

同意 5# chenxztiger

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top