微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教负片铺铜的问题!

请教负片铺铜的问题!

时间:10-02 整理:3721RD 点击:
我在负片里(GND)走了一些线,很短的,铺完铜后线和铺铜直接连上了,产生很多DRC,有什么办法让铺铜避开这些线

在该层走线部分加些KEEPOUT看看
限制不能铺通

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top