微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请问这块铜皮出什么问题了

请问这块铜皮出什么问题了

时间:10-02 整理:3721RD 点击:
如下图,这是铺的一块完整的地,但是出现部分地方无法铺上,我有做DBdoctor,shape的设置也是smooth,有将铜皮重新移动小许坐标,但是还是如此,请问这个地方是不是有什么东西让铜皮避让掉了,要去哪里设置


用shape/ manul void/delete ,依旧如此

你把所有层颜色都打开检查,从图上看好像是封装库设置了禁布区。

是这样么 依旧如此



应该把颜色层的Group的Geometry和Areas打开看

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top