微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > design compare

design compare

时间:10-02 整理:3721RD 点击:
我照着一个PROTEL 99SE 画好的原理图自己画好了一个电路板,可是在应用DESIGN COMPARE 的时候常常出现网络不一致,很多是由于电阻的1,2脚接法不一样,这样给查看网单不一致的地方的时候增添了很多麻烦,请问有谁知道怎么设置可以在电路比较的时候忽略这些不一致的地方?

貌似单纯从Design Compare设置是不可行的
它是一个很傻的功能
正因为这样才能保证正确性
你忽略2PIN的无源器件就可以了

2# 袁荣盛
谢谢哦!

高手很多哦。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top