微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助:16.x中no type到type的design rule 设置

求助:16.x中no type到type的design rule 设置

时间:10-02 整理:3721RD 点击:
刚接触16.x,对其庞大的design rule设置还在摸索,,,,碰到一个问题,希望大家帮忙解答一下
以前在15.7里面,例如对一个差分对设置了某一规则A,其他一般的信号叫B, 在规则管理中可以设置这个差分对与普通信号之前的规则例如叫C,,,,,也就是no type到type设为C,
可是在16.X中,我只找到的规则A 和B 的设置方法,,,,如何定义和设置差分对和普通信号之间的这个规则呢(通常需要不同的space),,,,,,我发现如果我没C,那么差分对跟普通信号之间的space是根据A来规范的,,,,,,,,,
找了老半天没找到,,,,,,,高手来解答一下偶的疑惑吧,,,谢谢~~~~
谢谢

没有什么办法吗?

我也碰到了这个问题  大家怎么解决的呀?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top