微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 怎么允许同一个net的两个via可以叠在一起

怎么允许同一个net的两个via可以叠在一起

时间:10-02 整理:3721RD 点击:
如题:怎么允许同一个net走线的上的两个via可以叠在一起?

自己顶

为什么要叠在一起?

同樓上疑問,如果是要過大電流,直接換孔徑大點的via孔不行嗎

可以多放几个啊叠在一起

http://www.eda365.com/thread-59-1-2.html你可以看一下这个

把同网络DRC关掉不就OK了

DRC在哪关

如果是想增大载流的话可以多打一些孔但孔不要间隔太近,注意平面层的完整性,所以你把孔跌在一起时不合适的。或者可以更换大孔径的孔。我发的连接你可能没有看或者没有看明白。

我把一个盲孔和一个埋孔叠在一起

为什么要叠在一起呢

同问,我是想同网络过孔的边j界可以靠在一起,是为节省布板的空间,但总是会有一小段间距,我量了一下有3mil。能否达到间距为0就好了。

可以,在约束管理器里面去设置

建議把DRC 關掉的該打屁股.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top