微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 一个差分对的问题

一个差分对的问题

时间:10-02 整理:3721RD 点击:
我在走差分对线的时候总是在最后不能很好的连在焊盘上,用report看了一下也证明确实没有连上,具体情况请看图片11。
是不是我的线长的误差设的太小,那大概怎么设? 还是由于其他的原因?


是否在同一面
是否打开了自动抓PIN

是在同一面,自动抓取品也打开了,还是老样子

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top