微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 建立封装后原理图的更新问题

建立封装后原理图的更新问题

时间:10-02 整理:3721RD 点击:
画好原理图后要建立网络表时才发现某个元件的封装没有建立,这时再建立一个LS1.psm文件,可是回到原理图时仍然提示原来的错误
#1 Error   [ALG0012] Property "PCB Footprint" missing from instance LS1: SCHEMATIC1, PAGE1 (11.70, 2.90).
是否是没有进行更新导致的呢?该如何处理,麻烦各位先进了

原理图中的LS1这个器件需要添加PCB Footprint属性值为你建立的封装名称“LS1”

发现。满心以为原来就添加了,呵呵,真是低级错误。
谢谢大哥了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top