微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 急!更新网络表出错了

急!更新网络表出错了

时间:10-02 整理:3721RD 点击:

修改了一下原理图,重新导入logic,就报出如图所示错误了,怎么办?
不敢画,怕把画好的都丢了。


惊奇,问题解决。由于在原理图里删除了两个零件,在Place changed component改为If same symbol就好了。不知这三个选项分别是什么作用,还请高手帮忙解释,谢了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top