微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 如何在allegro中不同层面使用不同的VIA!

如何在allegro中不同层面使用不同的VIA!

时间:10-02 整理:3721RD 点击:
各位大虾,请教一下,我如何在约束中设置不同的层面使用不同的大小的VIA!
例如:在TOP层我需要用到VIA20,在内层走线层用较小的VIA,如何设置它能根据层面自动切换VIA!谢了!

LZ的问题问得让人比较为难
难道你的同一个VIA在表层和内层不一样大小么?这个比较高科技
只听过不同层面设不同线宽的

嗯,是很高科技,虽然PCB厂做不出来,但理论上做出这样的via pad似乎还是可行的,不同层的thermal relief做不同的大小似乎就是小编要的效果吧。

这么说吧,我就是指盲埋VIA,如何在不同的层面使用不同的盲埋VIA!让我切换到这个表面的时候能自动选择到这种VIA!

没有必要这样做吧!

我认为比较好用 但也是不知道怎么设置

是HDI制程吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top