微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于wiring的几个约束的含义

关于wiring的几个约束的含义

时间:10-02 整理:3721RD 点击:
在Constraint Manager 中的Net>Routing>Wiring中,、Stub_Length、Max_Via_Count、Max_Exposed_Length,
Stub_Length指的是不是当这条线打过孔的时候最短的长度?
Max_Via_Count是不是这条线上最多的过孔数?
Max_Exposed_Length是不是暴露在TOP层的最长长度?这3个约束能这样理解么

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top