微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 为什么删了这个元件就导致导网表出错?

为什么删了这个元件就导致导网表出错?

时间:10-02 整理:3721RD 点击:

如图中的TP2这个元件


其属性为:


网络为:


将其删掉后,导网表出错:


错误log为:
(前面部分省略,就一个warning,如下)
.
.
.
$END
         Component 'TP2' deleted.
WARNING: Net 'N17304084' property 'LOGICAL_PATH @tx_station_v002_090226_1007.s~
         chematic1(sch_1):n17304084' deleted.
意思好像不是说不能删这个元件,是说 N17304084 这个网络不能删
从没遇到过因删元件导致错误的,高手支招,为啥别的能删,它不能删?

问题补充:
原理图和PCB是在15.5下的,我现在用的15.7编辑

删除后有没有添加no connect, 另外你可以试下在15.5下能否正常NETIN,不同版本可能会有问题。

要取消连接

就是删除了一些元件,结果在15.7里面导网表一直报上面的错;
今天在公司用15.5试了下,啥问题都没有,那些器件删除后,导网表也是OK的。
郁闷了,是软件版本问题?有什么办法解决

4# sishangyan
兄弟能否说得清楚点,谢谢
我现在是把那个TP2连同旁边的芯片,一片元件全部删了,原理图没有作其它任何修改
然后在15.7里NETIN报错,在15.5里NETIN正常

我也遇到过这个问题,估计是版本的问题,打上最新的补丁再试下。

多谢小编,我试下
不知道15.7打上补丁后licence还能不能用

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top