微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教layout 重用的问题。谢谢各位了。

请教layout 重用的问题。谢谢各位了。

时间:10-02 整理:3721RD 点击:
各位高人,请教一个问题:
由于系统的memory与主芯片之间的绕线是件十分辛苦的事情,所以之前有的参考设计,想重复利用。
请教过一位高人,告诉了两种方式:
1.使用export-》sub-drawing,
2.使用export-》placement。
使用方法一只能导出etch,但是NET的相关信息消失了。(不知道怎样和新的图纸衔接)使用方法二,无法将etch保存。
不知各位高人是否有技巧,可以etch,net,placement都保留?
最好能详细介绍一下。谢谢给维拉。

试一下 create module 行不行,拼板子是这样做的。不知道对你有没有帮助!

但是在新的板子里面placer不了,他会跳出来一个module instance name,试了几次摆布进去呀。

方法1,在你之前的参考设计中导入网表,注意ref要对应,要不然器件就会飞掉了;
方法2
使用export-》sub-drawing,
使用export-》placement
这个方法是正确的,要2个步骤合起来,先导入placement,再导入etch subdrawing

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top