微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 切割遇到的问题

切割遇到的问题

时间:10-02 整理:3721RD 点击:

请教下大家, 切割vcc层时,多块是vcc区,另外几块是不用空闲的就切为gnd, 然后把几段antietch删除,让那几块gnd连在一起,再运行edit /split plane后,有一两块区域铺不上铜皮了,不知是不是破解软件(15.5)的问题;(条件所限图片无法上传,郁闷。)

各位是什么原因啊,我现在手工铺上shape得了....

是否为灌铜的优先级没有设置好?
我用PADS的思路来理解的。

3# jimmy
请问你所讲的优先级是怎样来设定的呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top