微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 负片覆铜不避让是怎么回事?

负片覆铜不避让是怎么回事?

时间:10-02 整理:3721RD 点击:
负片覆铜不避让是怎么回事?有没会的哦?新手真惨哦,因为不会,还有些资料不让看。

http://www.eda365.com/thread-9950-1-1.html

提问之前可以试着先搜索一下。

我找了很多办法,不能解决呀,包括上面说的呀,还是不行呀。麻烦了。怎么办呢?

把铜箔改成静态的就可以避了

我也遇到同样的问题,我认为有两种可能,一是铜箔是静态,改为动态的就没有问题,或者是在做封装的时候没有插入plane层的定义。

规则里看看设置 是否正确 有次我们同事 把shape和pin ,via的间距都是设定的0,铜也无法避开

负片不避让就对了。

负片不避让时,过孔/通孔都报错误呀,设置了的。特奇怪,上次看了一份资料上面讲的是正片分割,我试了好像也不避让,只是在分割线上的要避让。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top