微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 导入网络表问题!

导入网络表问题!

时间:10-02 整理:3721RD 点击:
请问大侠们!我划完了原理图怎么生成不了网络表?生成网络表需要完成哪些项目?这是广大的新手的问题,请帮助解决,多发表意见!

先DRC看看原理图~不明白你说的

原理图没有问题!我想说的就是划完了原理图,还要做什么? 比如要做封装"""焊盘"""还有什么?

简单地说,就是在capture里面摆放好元件,然后建立连接,并设置每个元件的Footprint,然后检查DRC,确认没有问题,就可以导出网络表了(netlist)

还有设置路径。

fdg 5# 黑月

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top