微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教16.0版本的规则设置问题

请教16.0版本的规则设置问题

时间:10-02 整理:3721RD 点击:
用惯了15.7,转到16.0还真有点不适应。
请教下,如何设置一个area,让在这个area区域中的某些网络线的width与整版deafult设置不同。
不知道这样描述是否把问题说清楚,简单举例吧:我在default中设置的GND线宽是15mil,
我现在需要在把CPU下的gnd线的宽度设置成10mil,高手指导一下具体步骤。我摸索了一晚上也没有弄明白。
谢谢!

要一个星期也许会明白

这个类似于你在15.7中铺铜那样操作
可以先设置参数  也可以先画个区域  要在面板那里选画在 C ..  Region
在规则里面新加个Region  设好相关参数
然后 选铜皮 给它赋值那样在面板选你加的规则区
这个类似于你在15.7中先铺铜后赋值那样操作

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top