微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 在IC上走线与PIN同宽,但样的话会出现DRC

在IC上走线与PIN同宽,但样的话会出现DRC

时间:10-02 整理:3721RD 点击:
在IC上走线与PIN同宽,但样的话会出现DRC,并且移线之扣它会自动变为所设的线宽,为什么会出来这各情况?
请高插指教,不胜感激。
 

这个跟constraint的设置有关。把你的constraint设置改改。

现在DRC的问题解决了,可是移动还是会变线宽,在constraint里怎么改啊?

现在DRC的问题解决了,可是移动还是会变线宽,在constraint里怎么改啊?

是不是对网络设了最小线宽?

没有设

别担心,是这样的,那是因为你设了NET的基本线宽,走这样的线就先走PIN宽的线,出了PIN再走线宽就好了,当然你也可以设限制区,但没什么必要。

谢谢大家,问题已经解决了。在里设一下min neck width就OK了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top