微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于过孔问题?

关于过孔问题?

时间:10-02 整理:3721RD 点击:

两面铺铜之后想用过孔(via)连接起来,怎么操作啊?尝试了几种方法:
1.拷贝过孔(把板子别处的过孔拷贝到铜上)
2.画线添加过孔。
可是采用这两种方法后过孔根本看不到啊(删除shape之后via确实存在),而且也不知道是否把两面的铜连在了一起。
另外添加过孔之后的过孔是怎样了铜箔连载一起的?是一体的还是通过线连在一起的?
拿了几块别的板子用放大镜看了半天,好像是连成一体的。
都快天亮了,还没弄明白,唉................
这个GIF文件是动画形式的,好像在页面上看不到,下载到本地,可以看到操作工程了,谢谢了


小编你可以把via与铜皮的color设置不一样就可以看到了

我试了一下,还是不行。使用shadow toggle功能能看到via,不用此功能只能看到一个void后的空白,而且另一侧还是实心的(好像没有贯穿)。另外,copy一个过孔之后出现了void区(动态铺铜),via是孤立的。
谁能说一下,到底怎么用via连接两层的铜皮呢?

如果不是颜色的问题的,再试一下是不是这个原因:
在点选复制的时候同时在右边工具列Find中选取Via 和 Shape。

出现void后的空白,说明你的via的net和shape的net不相同,你copy的via被别的动态铜给吸走了,你先设置你需要的shape的优先权高,旧可以了

小编啊,你加班加了一夜啊

你老板够狠啊,现在还在上班

唉,还没搞定.....
仔细做了几次试验之后发现,和地连接的过孔都看不见(过孔设置成另外的颜色),这些过孔可是布线时候加上去的。是不是那里设置问题呢?
过了鼠年打洞都难了,却钻到牛角尖里了

我在15.7下是这个问题,还到16.2却没有问题了。有谁用15.7的兄弟知道怎么回事情么?

你把敷的shape移开,看看那个地孔的net还是不是GND啊,检查后在放上去,在跑一遍smooh,如不行,我也没办法了,

LZ你最好放个图上来

小编会不会用的是盲埋via,

不是bb

首先打开drawing option栏下显示模式中的Platedholes、filled pads等前面五项,如果还是你说的那样,再确定如下几条:
一、确定你的过孔焊盘设置,是否是只有Regular Pad和Anti Pad(Thermal为缺省值)
二、确定你两个普通的叠层是正片还是负片?
三、如果是正片请确认你的via和正片Shape的连接方式

1.drawing option前五项是checked状态
2.原先也认为是padstack问题,把anti thermal设置成几种组合还是不行,但是在16.2下没有问题
3.铺铜的两层板,是正片
4.左侧中间白色的是via,为了实验shape后加的。但是中间大的椭圆形hole是GND。
5.我导出gerber之后产生drill,via部位存在hole,将drill和布线层叠加后能够看到via孔
我怀疑是我哪里操作或者设置上出现了问题,一会在装一台allegro 15.7试试看

从你的图中可以看出来小编铺的是实铜,当然看不到过孔啦

看布道没什么 ,只要存在就行了,导出gerbere后正确就行了,看你 图上也没什么错的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top