微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于走线方式的讨论?

关于走线方式的讨论?

时间:10-02 整理:3721RD 点击:



这是一根pcie的CLK线,如图所示哪个走法更正确?请说明原因
注:棕色的是GND,粉色的是VCC

我也不知道 坐等高人解答

当然是第一种

在没有特别要求的情况下,一般都选择第一种方法,因为第二种方法会使上面那个pin点变成分支,导致该信号点在网络中起到的作用变得很小。个人理解~!

很小究竟有多小?
如果不是非常高的速率,应该是二种都可以,都不会对系统造成失效性的影响,与其考虑这二个点怎么连,不如关注一下周边的那些东东会不会对clk有影响?边上的铜皮是电源么?
单单说二个点怎么连的方式更好,最好就是查芯片资料,看看这二个pin的工作关系.再作定论.

选择第一种,第2种容易阻抗不匹配,得特别设计

个人认为第二种最好,对于阻抗还要说明驱动源与接收端,如果中间为源端,那此连接可视为星形阻抗平衡,

很明显是第一种,第二种有两个问题:一是反射问题,二是有可能引起磁效应,也就是天线效应

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top