微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请大家帮个忙!

请大家帮个忙!

时间:10-02 整理:3721RD 点击:
用AD6.6导出了一份telesis的网表,不知道怎么倒入allegro中去更新我的PCB,错误是:ERROR:Expected ‘;’,found an illegal character,line ignored.希望可以得到大家的帮助。多谢了。

你把整个都复制下来看看,不要只复制ERROR那一行

回小编:
Allegro第三方导入网表时,有格式   封装名(*.psm) ! 设备名(*.txt); 器件名  ( footprint ! device ; refdes    例: c0603 ! c0603 ; C1)  ,  如果其中用了禁用的字符,就会报错,导入失败.
AD导出的telesis网表 格式   封装名  ! 值; 器件名 (例: c0603 ! 0.1u ; C1)  其中0.1u中小数点就是一个禁用字符,程序在读到该符号时,敏感了!它期望的是分号'  ; ',所以报错.
解决办法:把0.1u改为c0603
上面的问题解决了,也很有可能还会出现新的问题,这次解决了,可能下次还会有新问题!
我对AD与Allegro互转很有感触,在转换过程中一次又一次的失败让我迫切的想知道原因所在,索其根本原因,只有一个,那就是:Allegro对一些字符  (所谓特殊字符,已作它用,在网表中是禁用的)  很敏感,而AD中是很少这样的限制,如此,以致用AD画的原理图中用了很多Allegro中禁用的字符.要想转换不出问题,有一个办法,就是用Orcad画原理图规范来规范AD原理图的绘制.

多谢楼上的同学,刚才打电话也问了一个业内人士,他建议说就是在Capture中把原来的原理图抄一遍。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top