微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教叠层分配和走线的问题

请教叠层分配和走线的问题

时间:10-02 整理:3721RD 点击:
参考网上的资料定义了一个10层的板子,分配叠层,T/G1/S1/S2/P1/P2/S3/S4/G2/B,两地层,两电源层,请问这样分配叠层有没有问题?
在走线时为防止跨分割,S1层的走线是不是要参考地层G1?S2层的走线参考电源层P1?请大家指点指点,谢谢了!
[ 本帖最后由 lovelyday 于 2008-11-29 18:33 编辑 ]

普通的板子来说那个P2和G2换一下会好点,主电源与G相临对降噪有很大效果.
S1与S2间隔一般会设计得比较大,防止层间串绕,这时S1主要参考G1,S2参考G2是对的,不是所有走线不能跨电源层,低速的信号一般影响不大.

多谢楼上!P2和G2换后,叠层就不对称了啊

两个电源层相邻,这样有问题吗?

两个电源层相邻应该没有问题,我碰到过的10层的板子有不少是像你小编这样定义的 ,GOOD!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top