微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请问DDR布线规则的设定问题,见内,谢谢

请问DDR布线规则的设定问题,见内,谢谢

时间:10-02 整理:3721RD 点击:
1 CLKN和CLKP要设置成差分线。
2 CLK和DQS以及DQ之间有relative propagation delay规则。
请问如何把差分线和relative propagation delay两个规则都加到CLK线上?
非常感谢

有没有人把走DDR的一些帮助文件放上来看看?谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top