ahdlLib中的opamp怎么用啊！？
时间：10-02
整理：3721RD
点击：
RT，这个运放怎么用啊，搞了半天都没搞明白，哪位大侠能解释一下啊，谢谢了！下图为运放的symbol，后三个图是他的veriloga代码！
运放
veriloga代码1
veriloga2
veriloga3
我去，审查通过了！
求大神解释啊！
notworking
小编你好，最近学习DAC设计，需要用到运放，希望通过一个理想的运放先来测试下其他部分电路，然后调用这个symbol之后不知道该如何设置了。还请小编能够指点一下，谢谢！
veriloga 的code里不是有说明么，照着填就是了。就算什么都不填，也能用，只是参数都是默认值。
你好，我请问下，那关于vref的取值呢?
输出共模电压是相对于Vref的，即开环时，当输入短接时，输出=Vref.
小编这个veriloga源代码哪里找到的啊 ！
谢谢
谢谢！
谢谢！
cadence自带的库 ahdlib好像