请教cadence ahdlLib中，关于cell>>opamp的veriloga模型和symbol的几个问题？

在cadence ahdlLib中opamp的veriloga模型和symbol中，
（1）symbol中有vref，这个端口是用来做什么的?该接什么样的电压?
（2）运放的参数在veriloga中已经定义并赋值，若在schematic中，从ahdlLib调出来再给参数赋值，simulator用的是原来已经设好的参数值还是在schematic中设定的值呢?
（3）通常，大家是用什么样的方式调用veriloga模型的?是自己写还是直接调用ahdlLib中的veriloga模型?
请达人指点，不胜感激！

1 不记得了，你填一个值，4一下就知道了；
2 simulatior会采用你你在schematic中设定的值，这是通过veriloga的参数传递实现的；
3 ahdl中有的，又只需要修改几个已有的parameter就可以适用的，当然直接调用了，毕竟ahdl里面的cell都是经过cds很多人验证的。

自己看代码，库里都有说明

学习学习，谢谢

我想问下小编那个ahdlib里的opamp在哪里，我没找到，我想看下他的程序，但是我找不到，希望小编帮我一下，多谢

楼追你好，虽然这个帖子是很早以前了，但是现在我也遇到这样的问题了，搞了有一些时间了，但是还是没有完全搞明白，不知道小编高清么没有，还请小编指教啊！、谢谢！

我去，怎么又是审查！

小编你好，虽然这个帖子很早以前就有了，但是好像没有得到解决，最近我也遇到这个问题了，有些不明白，不知道小编搞清楚没，还望小编指教啊！
谢谢！

非常感谢小编的问题