Verilog-A如何进入敲代码界面和仿真

初学Verilog-A，看过一些代码,思路和语法基本的明白了，在Candence中新建一个tool为VerilogA-Editor，view默认，cell自己填，弹出的界面可以输入代码，可是没法保存或者编辑的，怎么能像C语言或Verilog或Schmetic中能看到语法报错、调试或生成symbol这样子的东西，龟求指点.

无法调试。
如果是cadence默认的编辑器，那么是vi，利用vi的操作可保存修改等；
如果代码没有问题，保存代码后cadence会提示你是否生成symbol。

谢谢回复。
不太明白，vi也用过，好像直接在xterm中，也没有保存界面啊。听你意思，还可以用Candence外其他的编辑器?能介绍介绍么，谢谢

vi保存退出是“:wq”改编辑器在.cdsinit里加上：
editor = “xterm -e vim”
gedit可以改成你习惯的编辑器，比如gedit，emacs等

小编知道如何不用求导ddt来 表示信号值发生变化了吗?

哈哈，谢谢啦！