哪位能给一个可编程分频器的verilog代码或schematic

时间：10-02 整理：3721RD 点击：

一个五位的可编程整数分频器，也就是说分频比由输入的5bit数字码决定，在1-31范围内可编程。
输入频率范围是4-27MHZ，根据输入频率来编程分频比，使输出频率落在1-2.5MH之间。

作用是pll中的reference divider。
哪位能给出verilog代码?能给出门级电路得更好，多谢！

TONG WEN..