LDO输出压降太大会导致不稳定？

诸路大神，小弟最近在做LDO，Vref是1V，3.5V输入，3.3V（0.2V压降）输出的时候挺稳定，当2.3V（1.2压降）输出时就振荡了。
仿了一下stb，是因为3.3V输出时环路增益54dB，2.3V输出时到70+dB了，1V输出到80+dB了，GBW变大，裕度不够了。以上情况是在150mA输出时仿的，Cout=2.2uF
请问诸路大神，可有碰到这种情况?如何解决?只能加大Cout?

还有这个问题?加大输出电容试试看吧！把线路贴出来，大家看看呗

很正常，你要做的是保证在你的最小输出电压时候能够稳定。而且这种稳定不是靠输出电容的增加。

输出低电压时 增益变化有点大 把这个调整好

输出高电压是输出管没有在饱和区，或者gds很大。稳定只是巧合。

电路图在内网，贴不出来啊

谢谢关注！你说的对，把低压输出给调稳了就差不多了。

谢谢诸位！

关键你要搞明白为什么低输出电压时稳定性最差，这件事你才有收获

低压输出时，输出功率管在强饱和区，gm很大，同时由于压差大，gds也会变小，这样输出级的增益就会变得很大-->环路直流增益就会变得很大。主极点会随之变小，但是变小的速度不够快，GBW却在变大，次主极点几乎没变，于是乎，裕度就不够了。

不过嘛，一般用LDO，是不会用压差这么大，效率很低。所以嘛，设计的时候可以不用考虑输出Vref,有点太低了。

LDO難就是要全範圍穩定
你設計時要全範圍都要看過

提醒你下，你这个原因不对。假设你最小输出就是基准1.2V，你在电源电压为4.2V和2.2V时候看看。这个是系统的原因，不是什么压差大小的原因。你重新找下吧。

可以利用输出电容ESR形成的零点