这样的比较器结构常用吗？

很常用

呵呵看来是我孤陋寡闻

优点是简单，缺点是防抖动能力较差，建立时间较慢，性能一般，不足之处还请指正

谢谢，我对比较器接触不多，还属于菜鸟级

Not good
because differential pair output is not full swing,
there will be a large leakage current in inverter

敢问楼上各位大神，这种结构的输出端会不会容易产生抖动?

存在镜像极点，驱动容性负载容易震荡，带宽不宽，摆率不够大

看应用场合，一般的不会采用，缺点多多啊

缺点挺多的，呵呵！

谢谢！这个比较器准备用在Relax OSC里面的(3M,jitter指标还不知道)，主要是功耗要很低。速度比较慢所以线性度会差一些吧，不知道合不合适?大侠们多多指点

此种结构还是比较常见的，本人最近在做项目的时候就遇到过这样的模块，师兄说这种结构的比较器结构比较简单，但是性能不会很高，而且功耗也很大，因为第一级输出的电压可能处于中间电位，静态的时候，输出级的反相器会存在静态功耗，所以功耗会比较大……本人也是新手，望各位多多指教……

这是比较器，不是放大器。

这个要看你的增益和输入信号了，

人家都没有要闭环，关稳定性什么事?

输入为0时，第一级输出什么?只要有mismatch，输出很可能到vdd/2，你所说的静态功耗不减反增了