关于hspice中的逻辑电路 异或门之类的

小弟最近在学习使用hspice 想要知道逻辑类的元件的网表怎么编写，类似于与门，非门，或门，异或门这些，
（1）有什么地方可以学习这些门的网表编写么
（2）另外也很想知道这些逻辑门的行为级仿真元件是怎么编写的
万望路过的大神们指教一下 小弟不胜感激！

先自己顶一下，大家随便给点指示呗，小弟在此先谢过哈

我查看了一下 hspice使用手册 其中提到 关于门的使用，
Exxx n+ n- <VCVS> gatetype(k) in1+ in1- ... inj+ inj-
+ <DELTA=val> <TC1=val> <TC2=val> <SCALE=val>
+ x1,y1 ... x100,y100 <IC=val>
对于这个语法，谁能简单解释一下 或者给个例子参考辅助理解一下哈

难道没有人愿意进来 给点提示么 真的很纠结啊 啊

你们真的不要这么绝情哈 有空进来坐坐撒 给点提示 55555555

给你个例子吧，搜索Hspice本身自带的例子，文件名：behave.sp
behave.sp and/nand gates using g , e elements
.options post
.op
.tran .5n 20n
*.print v(in1) v(in2) v(andout)
*.print v(in1) v(in2) v(nandout)
.probe v(in1) v(in2) v(andout)
.probe v(in1) v(in2) v(nandout)
g 0andout and(2) in1 0 in2 0
+ 0.00.0ma
+ 0.50.1ma
+ 1.00.5ma
+ 4.04.5ma
+ 4.54.8ma
+ 5.05.0ma
*
e nandout 0 nand(2) in1 0in2 0
+ 0.05.0v
+ 0.54.8v
+ 1.04.5v
+ 4.00.5v
+ 4.50.2v
+ 5.00.0v
*
vin1 in1 0 0pwl(0,0 5ns,5)
vin2 in2 0 5pwl(0,5 10ns,5 15ns,0)
rin1 in1 0 1k
rin2 in2 0 1k
rand andout 0 1k
rnand nandout 0 1k
.end