动态逻辑电路NMOS有必要放在dnell中么？有什么问题么？

为了减小动态logic电路对沉底注入噪声，dnwell在动态logic中大规模应用，会不会引入什么问题?有必要么?nwell的guardring还不能阻止其沉底noise影响其他block么，有必要还要大规模应用dnell的nmos么?该dnwell可以和pmos的nwell连接成一个么，以减小面积么?否则两者DRC允许的距离是很大的

RT求问

动态逻辑电路仿真noise敏感区域，用dnwell 隔离起来，单独给个地还是有点用。隔离电源就用PMOS。但模块最外边还得再加一层隔离