逻辑电路的输出的glitch的问题
时间：10-02
整理：3721RD
点击：
敢问大家有没有什么reference讲如何消除combination logic， 比如XOR和MUX带来的glitch的问题！
谢谢！
谢谢！
调整延时
你好能不能说的具体一点，或者拿mux举个例子可以吗?改变sel的时候不想out有glitch
比较直接的是在后面加一级DFF重新采样一次
_________________________________
_________________________________