微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 看了systemverilog验证之后还是有点不懂

看了systemverilog验证之后还是有点不懂

时间:10-02 整理:3721RD 点击:
现在我在学sv的那本绿皮书,里面的例子看了一下也基本能看懂,但是使用vcs时,根本不知道如何分层和代码的编辑思路。现在很迷茫,请大神指点一下,我该怎么弄,现在就想简单使用VCS来实现一个简单的验证平台....谢谢大佬

大佬能给个学习方向也行,多谢

资料确实少,没人带的话自己捣鼓很难入门,最简单的思路就是你用verilog写一个验证,跑起来之后使用sv来实现,然后多看看1800-2012那个资料

synopsys公司有一个sv平台的框架,弄明白那个就算初步入门了

你为啥不转到uvm上面来呢,现在纯SV搭建的验证平台很少了,当然SV是基础

zhangqiang 那本书前10章

同新手路过~加油

加油

可以先用verilog的思路搭建几个平台,然后转向带类的

不要用verilog搭建验证平台,直接参考张强那本书的平台搭建步骤,不懂得就一点点搞懂。验证入门比设计要难很多。

建议看别人现有的成熟的平台,别人给讲一遍比你看10遍还快

学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top