微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > UVM sequence中如何插入复位

UVM sequence中如何插入复位

时间:10-02 整理:3721RD 点击:

现需要在sequence中间再插入复位(该复位信号在UVM验证顶层中做过初始化),请问该如何描述?

使用uvm_test_top.rst_ 或者top_module_name.rst_(rst_在顶层定义为reg型)对它复位为0再置位为1,仿真器会报“illegal location for a hierarchical name (in a package)”,不知道正确写法是怎样的?

多谢了先!

interface。

可否写个示例,A1985 ?

driver 中get一个item,然后调用复位函数,就可以了

可以弄个reset_agent,reset_sequence

可以通过在tb_top 加入一个interface来实现,在sequence中get一下

你的办法也是可以的,但是你把所有文件都放在一个package中了,那么就会编译报错,因为package里不能这么操作。可以把package里的文件全都include 到顶层去
还是推荐楼上几位说的办法, 别偷懒

interface不要放在package中,然后使用interface。很简单

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top