VCS批量测试 节约重复初始化时间 的问题
时间：10-02
整理：3721RD
点击：
我现在负责一个SOC里面一个比较大的模块的仿真，仿真的case是CPU执行预先编译的一套rom代码。
这个比较大的模块会用很多不同的case进行验证（200+）,一个case大部分的实际都是在对整个IC的进行初始化（DDR training ，reset， clk），然后执行对子模块的验证耗时很久。
我觉得
1、整个Testbench的电平和寄存器状态波形是存储在VPD文件内的，
2、一个C代码的case可以切成两部分，即初始化系统部分和真正有价值的功能验证部分 。
3、将初始化部分跑完（约2ms） 然后记录整个IC的电平及寄存器状态镜像 ，保存
4、之后每次跑仿真 load之前的镜像，只编译有价值的部分（0.1~0.5ms)跑仿真，大大压缩耗时。
问一下，VCS有这样的可能么?
这个比较大的模块会用很多不同的case进行验证（200+）,一个case大部分的实际都是在对整个IC的进行初始化（DDR training ，reset， clk），然后执行对子模块的验证耗时很久。
我觉得
1、整个Testbench的电平和寄存器状态波形是存储在VPD文件内的，
2、一个C代码的case可以切成两部分，即初始化系统部分和真正有价值的功能验证部分 。
3、将初始化部分跑完（约2ms） 然后记录整个IC的电平及寄存器状态镜像 ，保存
4、之后每次跑仿真 load之前的镜像，只编译有价值的部分（0.1~0.5ms)跑仿真，大大压缩耗时。
问一下，VCS有这样的可能么?
这种用法很普遍了。可以参考2014年SNUG论文《FB3.2 - Reality and Challenges in Using Save/Restore in SoC Verification Environment》
https://www.synopsys.com/community/snug/snug-austin/location-proceedings-2014.html
木有下载权限，求发送
给公司干活，就用公司邮箱申请帐号呗