微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 用urg命令合并覆盖率时,总提示tgl不对

用urg命令合并覆盖率时,总提示tgl不对

时间:10-02 整理:3721RD 点击:
如题,总提示tgl翻转覆盖率不对,说某个用例和其他用例不是同一个design,有人遇到过这样的问题吗?谢谢指点。

怎么没人回复啊

simv.vdb is not the same as in basedesign .please ensure that all coversge tests are generated from same design

合并几个用例的覆盖率时,总提示上面的错误。

不是说了很直白了,说明你的rtl改变过啊

在你仿真不同的激励的时候,dut改变了,所以合并不了

如果RTL只改变了一行内容,产生的vdb就不能和之前的vdb合并么?

好烦,我没改RTL也出现这个

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top