微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > UVM中的export存在的意义

UVM中的export存在的意义

时间:10-02 整理:3721RD 点击:
在UVM的各种端口中,有一类端口:*_EXPORT,比如uvm_blocking_put_export,这类端口必须跟一个IMP连接才行,要不然会报错;感觉这个EXPORT没啥存在的必要啊,直接用*_PORT跟*_IMP相连就可以了,干嘛要那么多繁文冗结的东西。或者这个EXPORT有什么其它的用处?

export更像是port和imp的一个中间接口,也是有用的,比如uvm_tlm_analysis_fifo 这种隐藏了imp的,只能用export给你的port对接啊

fifo的接口名义上是*_port或者*_export,但是其实里面的源码还是imp。可以参考张强的那本《UVM实践》。

是export包含imp啊 好吧

膜拜下

小编搞懂了么?说出来听听啊。

应该是为了扩展性。
具体连接的IMP,可以在不同的项目中,替换不同的IMP,避免每次都修改export。
不过,总体上感觉,没有也无所谓。
btw: uvm_tlm_analysis_fifo中,只是名字叫export,类型都是imp

并不是所有的都能从port连接到imp上,加入export就可以使得环境扩展性增强,同时可以增加连接长度。(不要用hier连接,一旦层次结构改变你的所有的都要改)

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top