微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 关于VCS仿真时出现不定态

关于VCS仿真时出现不定态

时间:10-02 整理:3721RD 点击:
我用DC综合出网表,然后用VCS仿真,已经加上了notimingchecks选项,有一个信号没有复位成功,而是出现了不定态,其他信号都复位成功了,这可能是什么原因引起的呢?求指点啊,我调了reset信号时长也不管用,不知道怎么回事儿

先确认一下时钟是否正常吧,这种情况追一下信号应该很容易找到原因的。

1、可能是其他的驱动这个信号的信号为不定态导致,其实这个信号已经复位成功,复位结束后又被复位为不定态
2、复位成不成功,简单看下波形就知道了,复位期间是否复位,复位结束是否又变为不定态了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top