微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 如何在postsim compile once for all test case?

如何在postsim compile once for all test case?

时间:10-02 整理:3721RD 点击:
我不同的test case 是通过 在sim_toip.sv 里面`include testcase.sv 吃进来的,每次只吃一个。
但postsim compile 一次要很长的时间,每跑一个test case 就要compile 一次,test case 一多就无形当中浪费了很多时间去compile。
我有两种思路,但没有这方面的经验所以只在思路层面。
1:compile 一次,这次compile包含所有需要跑的test case。 这样所有的test case都用一个相同simv;

2:compile 两次,第一次complie 除testcase.sv这个文件以外的所有需要的文件(这个大家共有部分),
第二次complie只compile testcase.sv 这个文件,再merge两次compile的结果。
不知哪位大牛有类似经验,那种是合理的,或者是好用的。
具体要怎么用?
望指导。

采用增量编译。

2种各有侧重点,但一般的验证平台都是采用第1种的策略,通过用例名字来区分运行哪个用例。
第2种方法是增量编译的思想,如果后仿编译很慢且需要不断的修改环境,一般把稳定部分和不稳定部分分开编译,这样可以进一步提高编译速度。
建议你先按照第1种修改验证策略,第2种进一步优化编译速度。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top