微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > vhdl写testbench怎么产生.fsdb文件呢?

vhdl写testbench怎么产生.fsdb文件呢?

时间:10-02 整理:3721RD 点击:
我写了个vhdl的testbench,其中产生仿真文件的命令写的是:
Process
begin
$fsdbDumpfile("l3.fsdb");
$fsdbDumpvars ;
end
提示错误: invalid character '$' is detected in input stream.

我不清楚vhdl产生fsdb文件是否跟verilog一样,还请朋友们赐教。
谢谢~

我用verilog是这么写的:
`define dump "./test.fsdb"
initial
begin
$fsdbAutoSwitchDumpfile(1000,`dump,15);
$fsdbDumpvars();
end

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top