calibre做LVS遇到的问题，请教各位高手

这几天用calibre做LVS，出现一种状况，运行LVS后有一堆unmatched。检查了一下unmatched出现的地方，在电路图中都是用总线连接的，又检查了下电路中的总线连接，发现没啥问题，不知道为什么会出现unmatched。
后来重新画了一个电路，没使用总线，unmatched就消失了。
请问哪位遇到过这种状况?这个是什么状况?

说明有short

有short?不太像啊，我用了两个symbol，只有一个的总线unmatched，另外一个没啥问题。而且unmatched的net也只是总线中的一部分。，实在是弄不明白咋回事了