微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 问一个Calibre LVS 的问题

问一个Calibre LVS 的问题

时间:10-02 整理:3721RD 点击:
LVS 的rule定义了一些如何进行LVS检查的语句,比如
LVS REDUCE PARALLEL MOS YES
TRACE PROPERTY MN W W 5
我希望LVS的时候不要“REDUCE PARALLEL MOS”, 而且希望MN的误差为0%,而不是5%。
我的问题是能不能不修改rule文件,而利用Calibre的选项来达到修改这两个语句的目的。

eetop

eetop

101buzhi不知道

加上 lvs reduce XXX gate No 这句试试吧,中间什么字我忘了...

路过卡卡!~~

这个必须修改rule
calibre是遵从你给的规则来检查,他自己不随便创建规则的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top