微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > v2lvs转spice网表时的问题

v2lvs转spice网表时的问题

时间:10-02 整理:3721RD 点击:

本人用v2lvs转spice网表转出来的网表中含有$PINS。看了calibre的文档用-i option(这个option必须配合-l verilog_library_file使用)v2lvs -v -o -s0 -s1 -i之后产生出来的spice网表既然是空的文件,如果去掉-i option后跑就有文件,但是就是刚才提到的有$PINS这种东西在网表里,还是取消不掉。求指点了。

用v2s转

当调用 pin 的顺序不一致的时候,这个 $PINS 是必须的

哦。谢谢。那这个格式应该是对的,谢谢!

如果是做lvs, $PINS 是可以被calibre认识的, 这个是calibre认识的spice格式,
如果你要标准spice 给仿真器, $PINS 可能是不行, 要用-i

谢谢分享。

您没用-s这个选项吗?我用您的方法做了会报警告, 说是一些标准单元没进去吧
warning:No module declaration for module DFFSX1 first encountered in module trng
不知道为何。总感觉不太对。

使用v2lvs -i转换的.cdl与原先的门级网表连接关系不一致了(lib.v的端口顺序与lib.cdl中的端口顺序不一致),导致由此得到的.cdl导入cadence时连接关系错乱了,该怎么解决?

学习了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top